טבלת אמת של דלגלג SR-FF

קפיצה מהירה לתוכן

S = SET  

R = RESET

כאשר ניתן ברגל RESET אפס לוגי, מוצא הדלגלג יתאפס ללא שום קשר למבואותיו.

מעגל מוצא דואג לספק זרם למוצא, הוא גם הופך מופע, זאת אומרת אם מוצא הדלגלג '1' לוגי מעגל המוצא הוא '0' לוגי.

זרם המוצא של ה-555 הוא עד 200mA.

מתחי האספקה 4.5V ל – 16V.

טרנז' Q – עובד בשני מצבים – רוויה / קיטעון.

כאשר יש '1' בבסיסו (שהתקבל ממוצא הדלגלג) הטרנז' ברוויה והמתח Vce שווה ל- 0V (כאילו יש מוליך בין הקולקטור לאמיטר שמתפתח עליו 0V).

כאשר בבסיסו של הטרנז' יש '0' לוגי, הטרנז' בקיטעון Ib=0 ,  Ic=0 והקולקטור מנותק.

תפקיד הנגד שמחובר לבסיסו של Q1 הוא למנוע נזק בQ1 כי אחרת Vbe יהיה מתבק מתח יותר גדול מ-0.7V ויהיה ניזוק.

האם מאמר זה עזר לך?

מודעה
סיכומים נוספים:
תפקוד הדיודה 0

נניח שהמוצא היה '0' ונותנים דירבון, מתח המוצא יעלה ל-'1' לוגי וישאר במצב הזה כל קרא עוד

חד יציב באמצעות 555

*במעגל יש נגד וקבל בהתאם לשרטוט.במצב היציב אין דירבון, זאת אומרת שרגל 2 במצב Vcc קרא עוד

מימוש חד יציב באמצעות שערי CMOS

טבלת אמת של שער NOR ו- NOT הסבר המעגל במצבו היציבנניח שבמוצא '0' לוגי. לכן קרא עוד

דילוג לתוכן